从平面晶体管到FinFET的演变

集成电路技术节点的缩放在90纳米制程之前一直提升器件性能和密度。然而，65纳米节点之后，由于栅氧化层厚度无法继续减薄（隧道效应导致的漏电流成为瓶颈），缩放只增加了密度，性能提升停滞。

平面晶体管的局限性：

MOSFET的驱动电流Id与沟道材料载流子迁移率μ、栅极介质介电常数K、栅氧化层厚度Tox、沟道宽度W和沟道长度L相关：Id∝μ(K/Tox)(W/L)。单纯缩小平面MOSFET的尺寸（W和L等比例减小），除非同时减小Tox，否则驱动电流无法提升。而减小Tox又受限于漏电和击穿。

高k/金属栅极（HKMG）技术的应用：

为了突破Tox的限制，高k材料（如HfSiOxNy，K值约20，远高于SiO2的3.9）替代SiO2，显著增大K值，从而实现更薄的等效氧化层厚度(EOT)，提高驱动电流。HKMG技术在45纳米以下制程中应用，有效提升了性能，但最终仍受限于平面MOSFET结构本身。

FinFET结构的优势：

与平面MOSFET的平面沟道不同，FinFET采用鳍状三维沟道结构，栅极从三个方向包围沟道。这带来了以下优势：

• 更大的沟道宽度：在相同硅面积下实现更大的沟道宽度，提升性能。增加鳍的高度可进一步扩大沟道宽度。
• 减少短沟道效应：三维结构更好地控制沟道，降低短沟道效应，提升可靠性和性能。
• 更高的驱动电流：三面栅极结构更有效控制沟道，降低漏电，提高Id。

FinFET制造的挑战：

FinFET的制造也面临挑战：

• 蚀刻和清洗：高纵横比的鳍容易在蚀刻和清洗过程中坍塌。
• STI填充：鳍间STI的无缺陷填充也十分困难。

总而言之，为了克服平面MOSFET的性能瓶颈，高k/金属栅极技术和FinFET结构先后被采用，但FinFET的制造工艺也带来了新的挑战。

以上就是从平面晶体管到FinFET的演变的详细内容，更多请关注抖狐科技其它相关文章！